ISSCC 2023: 포인트

Jul 05, 2023

이번 주 샌프란시스코에서 열린 ISSCC에서 캘리포니아 대학과 Murata는 부하 지점 변환을 다음 단계로 끌어올리는 방법, 즉 수직 전류 경로와 패키지 수준 통합을 사용한 2단계 변환을 설명했습니다.

POL(Point-of-Load) 방식은 오랫동안 PCB 전체의 I2R 손실 문제를 해결해 왔지만 PoL 컨버터를 IC 옆에 배치하는 기존 접근 방식은 큰 전류가 흘러야 하므로 열 방출을 줄여야 하는 시대를 맞이하고 있습니다. PCB를 가로질러 수 센티미터의 측면으로.

또한 다른 곳에서 I2R 손실을 줄이기 위해 분배 전압을 높이면 필요한 높은 비율의 강압(아마도 20V에서 1.8V까지)을 단일 단계로 수행하면 비효율성이 발생할 수 있습니다.

제안된 방식은 전력이 필요한 프로세서 또는 메모리 아래의 PCB 뒷면에 분배 전압(20V) PoL 변환기를 배치하고 프로세서 패키지에 변환의 두 번째 단계를 구축하여 부하의 BGA 기판 아래에 장착합니다. 내부 기판.

따라서 높은 전류는 PCB 두께와 1밀리미터 정도의 옆면을 통해서만 흐르면 되며 패키지 내부 기판에도 동일합니다.

두 컨버터 모두 맞춤형 IC이며 인덕터와 커패시터를 공급하기 위해 더 깊은 수준의 통합이 사용됩니다.

첫 번째 단계는 0.18μm BCD 프로세스(3.67mm2)로 구현되었으며, 3레벨 벅 컨버터를 사용하여 12~20V 입력을 3.2~4.2V로 낮추었습니다. 이는 인덕터 스위칭 주파수를 높이고 기존 벅에 비해 손실을 줄입니다.

그런 다음 ~4V는 0.7~1V를 제공하는 65nm CMOS(2.6mm2)의 4:1 스위치드 커패시터 dc-dc인 두 번째 단계로 공급됩니다.

이 변환기에는 자체 기판(왼쪽)는 40μm 두께의 기판에서 1.3μF/mm2를 전달하는 깊은(10μm) 나노 다공성 트렌칭을 사용하여 에너지 저장 및 전송 커패시터가 통합된 12.1mm2 실리콘 인터포저입니다.

두 컨버터 모두에서 많은 일이 진행됩니다. 예를 들어 첫 번째 단계 컨버터에는 소프트(유도) 충전 및 방전되는 플라잉 커패시터가 있으므로 전압이 크리프될 수 있으므로 전압 모니터링 및 능동 교정이 구현됩니다. ISSCC에 설명되어 있으며 이 기사의 이미지가 포함된 모든 논문의 ISSCC 다이제스트 구매자에게 제공됩니다.

첫 번째 단계는 ~94% 효율(2.8Wout에서 12V)이고 두 번째 단계는 92%(400mWout)입니다. 첫 번째 단계에 6개의 두 번째 단계가 매달려 있으면 전체 효율은 87.4%(12V~950mV 또는 86% 20V~900mV)입니다.

ISSCC 2023 논문 11.1: 고성능 컴퓨팅을 위한 확장 가능한 이기종 통합 2단계 수직 전원 공급 아키텍처.

매년 샌프란시스코에서 개최되는 IEEE 국제 고체 회로 컨퍼런스는 IC 기반 아날로그, 디지털 및 RF 회로를 위한 세계 쇼케이스입니다. IC 및 회로 설계 엔지니어가 기술 최신성을 유지하고 전문가와 네트워크를 형성할 수 있는 기회를 제공합니다.